<tfoot id="ixino"></tfoot><thead id="ixino"><fieldset id="ixino"></fieldset></thead>

英特爾展示前沿晶體管微縮技術(shù)突破：3D堆疊、背面供電、背面觸點

合明科技發(fā)布時間：2023-12-13 ?? 2575 Tags：3D堆疊CMOS晶體管英特爾氮化鎵（GaN）

2023年12月9日，英特爾在IEDM 2023（2023 IEEE 國際電子器件會議）上展示了多項技術(shù)突破，為其未來的制程路線圖提供了豐富的創(chuàng)新技術(shù)儲備，充分說明了摩爾定律仍在不斷演進。

具體而言，英特爾研究人員在大會上展示了結(jié)合背面供電和直接背面觸點（direct backside contacts）的3D堆疊CMOS晶體管，分享了近期背面供電研發(fā)突破的擴展路徑（如背面觸點），并率先在同一塊300毫米晶圓上，而非封裝中，成功實現(xiàn)了硅晶體管與氮化鎵（GaN）晶體管的大規(guī)模單片3D集成。

晶體管微縮和背面供電是滿足世界對更強大算力指數(shù)級增長需求的關(guān)鍵。一直以來，英特爾始終致力于滿足算力需求，表明其技術(shù)創(chuàng)新將繼續(xù)推動半導(dǎo)體行業(yè)發(fā)展，也仍然是摩爾定律的“基石”。英特爾組件研究團隊不斷拓展工程技術(shù)的邊界，包括晶體管堆疊，背面供電技術(shù)的提升（有助于晶體管的進一步微縮和性能提升），以及將不同材料制成的晶體管集成在同一晶圓上。

英特爾近期在制程技術(shù)路線圖上的諸多進展，包括PowerVia背面供電技術(shù)、用于先進封裝的玻璃基板和Foveros Direct，彰顯了英特爾正在通過技術(shù)創(chuàng)新不斷微縮晶體管。這些創(chuàng)新技術(shù)均源自英特爾組件研究團隊，預(yù)計將在2030年前投產(chǎn)。

在IEDM 2023上，英特爾組件研究團隊同樣展示了其在技術(shù)創(chuàng)新上的持續(xù)投入，以在實現(xiàn)性能提升的同時，在硅上集成更多晶體管。研究人員確定了所需的關(guān)鍵研發(fā)領(lǐng)域，旨在通過高效堆疊晶體管繼續(xù)實現(xiàn)微縮。結(jié)合背面供電和背面觸點，這些技術(shù)將意味著晶體管架構(gòu)技術(shù)的重大進步。隨著背面供電技術(shù)的完善和新型2D通道材料的采用，英特爾正致力于繼續(xù)推進摩爾定律，在2030年前實現(xiàn)在單個封裝內(nèi)集成一萬億個晶體管。