三維3D封裝技術(shù)介紹
三維封裝技術(shù)利用了 SiC 功率器件垂直型的結(jié)構(gòu)特點(diǎn)，將開關(guān)橋臂的下管直接疊在上管之上，消除了橋臂中點(diǎn)的多余布線，可將回路寄生電感降至1nH 以下。Vagnon于 2008 年即提出了利用金屬片直連的模塊單元，如圖10(a)所示，并基于此封裝制作了 Buck 變換器模塊。
實(shí)驗(yàn)測(cè)試表明，該 3D 封裝模塊基本消除了共源極電感，而且輻射電磁場(chǎng)相比于傳統(tǒng)模塊大大減小，共模電流也得到了很好的抑制。類似的，文獻(xiàn)將 SiCMOSFET芯片嵌入 PCB 內(nèi)部，形成如圖 10(b)所示的 3D 封裝形式。芯片表面首先經(jīng)過鍍銅處理，再借由過孔沉銅工藝將芯片電極引出，最后使用PCB 層壓完成多層結(jié)構(gòu)，圖 10(c)為實(shí)物模塊。得益于PCB 的母排結(jié)構(gòu)，模塊回路電感僅有 0.25nH，并可同時(shí)實(shí)現(xiàn)門極的開爾文連接方式。
該封裝的功率密度極高，如何保證芯片溫度控制是一大難點(diǎn)，外層銅厚和表面熱對(duì)流系數(shù)對(duì)芯片散熱影響很大。除功率芯片之外，無源元件如磁芯，電容等均可通過適當(dāng)?shù)姆绞角度?PCB 當(dāng)中以提高功率密度。
由上述新型結(jié)構(gòu)可以看出，為充分發(fā)揮 SiC 器件的優(yōu)勢(shì)，提高功率密度，消除金屬鍵合線連接是一種趨勢(shì)。通過采用各種新型結(jié)構(gòu)，降低模塊回路寄生電感值，減小體積是推進(jìn)電力電子走向高頻、高效、高功率密度的保證。
【閱讀提示】
以上為本公司一些經(jīng)驗(yàn)的累積，因工藝問題內(nèi)容廣泛，沒有面面俱到，只對(duì)常見問題作分析，隨著電子產(chǎn)業(yè)的不斷更新?lián)Q代，新的工藝問題也不斷出現(xiàn)，本公司自成立以來不斷的追求產(chǎn)品的創(chuàng)新，做到與時(shí)俱進(jìn)，熟悉各種生產(chǎn)復(fù)雜工藝，能為各種客戶提供全方位的工藝、設(shè)備、材料的清洗解決方案支持。
【免責(zé)聲明】
1. 以上文章內(nèi)容僅供讀者參閱，具體操作應(yīng)咨詢技術(shù)工程師等；
2. 內(nèi)容為作者個(gè)人觀點(diǎn)， 并不代表本網(wǎng)站贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)，本網(wǎng)站只提供參考并不構(gòu)成投資及應(yīng)用建議。本網(wǎng)站上部分文章為轉(zhuǎn)載，并不用于商業(yè)目的，如有涉及侵權(quán)等，請(qǐng)及時(shí)告知我們，我們會(huì)盡快處理；
3. 除了“轉(zhuǎn)載”之文章，本網(wǎng)站所刊原創(chuàng)內(nèi)容之著作權(quán)屬于合明科技網(wǎng)站所有，未經(jīng)本站之同意或授權(quán)，任何人不得以任何形式重制、轉(zhuǎn)載、散布、引用、變更、播送或出版該內(nèi)容之全部或局部，亦不得有其他任何違反本站著作權(quán)之行為。“轉(zhuǎn)載”的文章若要轉(zhuǎn)載，請(qǐng)先取得原文出處和作者的同意授權(quán)；
4. 本網(wǎng)站擁有對(duì)此聲明的最終解釋權(quán)。
